반도체 8대 공정 완벽 가이드

웨이퍼에서 완성 칩까지 · 전공정 + 후공정 상세 해설

전체 흐름 한눈에

반도체 제조는 전공정(Front-end)과 후공정(Back-end)으로 나뉩니다.
전공정(공정 1~7): 웨이퍼 위에 회로를 형성하는 과정
후공정(공정 8): 완성된 칩을 잘라 포장하고 최종 테스트하는 과정

💡 공정의 진짜 비밀: "반복되는 코어 루프(Core Loop)"

8대 공정이 1번부터 8번까지 딱 한 번씩만 순서대로 진행되는 것이 결코 아닙니다. 건물을 지을 때 1층 바닥을 깔고(증착), 도면을 그리고(포토), 자르고(식각), 다시 2층 바닥을 까는(증착) 것처럼 하나의 단위 층(Layer)을 만들 때마다 아래의 세 가지 핵심 공정이 끊임없이 반복됩니다.

① 도화지 준비 (증착/산화): 웨이퍼 위에 깎아낼 대상이 되는 진짜 재료 막(예: 금속, 산화막 등)을 덮습니다. (※ 감광액(PR)을 바르는 것과는 전혀 다릅니다!)
② 밑그림 그리기 (포토): 그 진짜 막 위에 일시적인 스텐실 역할을 할 감광액(PR)을 바르고 빛을 쬐어 원하는 회로 패턴만 남깁니다.
③ 불필요한 부분 깎아내기 (식각): 포토 공정에서 그린 밑그림을 따라 막을 깎아내어 실제 회로(또는 구멍)를 완성합니다.

이 [ 증착 → 포토 → 식각 ] 루프를 한 번 돌면 회로 1개 층이 완성되며, 최신 3D NAND 플래시나 5nm 이하 로직 반도체는 이 루프를 수십~수백 번 반복하여 아파트처럼 초고층 3D 회로를 쌓아 올립니다. (최첨단 반도체는 웨이퍼 투입부터 완성까지 수 개월이 소요되며 1,000단계 이상의 세부 스텝을 거칩니다.)

1웨이퍼 2산화 3포토 4식각 5증착 6배선 7EDS 8패키징

웨이퍼 제조

Wafer Fabrication · 전공정

🎨

비유: 화가가 그림을 그리기 전에 깨끗한 캔버스를 준비하는 단계입니다. 반도체의 모든 것은 이 웨이퍼 위에서 시작됩니다.

반도체의 원재료는 모래(SiO₂)에서 추출한 실리콘(Si)입니다. 지구 지각의 약 28%를 차지할 만큼 풍부하고, 독성이 없어 환경적으로도 우수합니다.

제조 과정

핵심 개념

초크랄스키법(Czochralski, Cz) — 다결정 실리콘을 도가니에서 녹인 뒤, 종자 결정(seed)을 담그고 천천히 회전하며 끌어올려 단결정 실리콘 기둥(잉곳)을 만드는 방법
잉곳(Ingot) — 지름 300mm, 길이 약 2m의 실리콘 기둥. 이것을 얇게 썰면 웨이퍼가 됨
순도 — 반도체용 실리콘은 99.999999999% (일레븐 나인, 11N) 이상의 초고순도 필요
SK실트론 — SK그룹 계열사로, 세계 3위의 웨이퍼 제조업체

알고 가면 좋은 포인트

웨이퍼가 크면 클수록 한 장에서 만들 수 있는 칩 수가 늘어나 원가가 내려갑니다. 8인치(200mm)에서 12인치(300mm)로 전환된 것이 대표적인 사례이며, 18인치(450mm) 전환은 기술적·경제적 이유로 아직 실현되지 않았습니다.

잉곳(Ingot) 크기와 제조 업체

잉곳 크기는 업체마다 다른가요?

잉곳의 직경(지름)은 국제반도체장비재료협회(SEMI) 표준으로 통일되어 있어 제조 업체와 무관하게 동일합니다.
현재 산업 표준: 300mm(12인치) / 레거시: 200mm(8인치), 150mm(6인치)

다만 잉곳의 길이(세로)는 업체별 장비·노하우에 따라 약간 차이가 있습니다 (약 1.5~2.5m). 길이가 길수록 한 번에 더 많은 웨이퍼를 절단할 수 있어 원가 경쟁력이 높아집니다.

세계 실리콘 웨이퍼(잉곳) 제조 업체 TOP 3

순위	업체명	본사	점유율(약)	특이사항
1위	Shin-Etsu Chemical (신에츠 화학)	일본	~32%	세계 최대, 300mm 웨이퍼 분야 선두
2위	SUMCO	일본	~24%	스미토모·미쓰이 합작, 고순도 에피택셜 웨이퍼 특화
3위	SK실트론 (SK Siltron)	한국	~15%	SK그룹 계열사, 미국 듀퐁 SiC 웨이퍼 사업부 인수로 SiC 시장 진출

상위 2개(신에츠 + SUMCO)가 세계 시장의 약 56%를 차지하며, 일본이 웨이퍼 공급에서 절대적 위치를 점하고 있습니다. SK하이닉스의 계열사 SK실트론이 3위로 자체 공급망을 보유한 것이 특징입니다.

입고 웨이퍼 검사 · 세정(Cleaning)

웨이퍼 제조업체에서 납품된 웨이퍼는 팹(Fab)에 투입되기 전 반드시 입고 검사(IQC, Incoming Quality Control)와 세정(Cleaning)을 거칩니다.

입고 검사 항목 및 장비

검사 항목	무엇을 보는가	장비 명칭	제조사 · 모델	원리
표면 파티클 Scratch · Pit	미세 먼지, 긁힘, 표면 함몰	Unpatterned Wafer Inspector	KLA Surfscan SP7XP	고강도 레이저를 웨이퍼 표면에 조사 → 결함에서 발생하는 산란광(Scattered Light)을 광학 검출기로 수집 → 결함의 위치(X,Y)와 크기를 자동 매핑
평탄도 (TTV, Bow, Warp)	웨이퍼 두께 균일성, 휨 정도	Wafer Geometry Gauge	KLA WaferSight™ PWG	간섭계(Interferometer) 기반으로 웨이퍼 양면의 미세 높낮이를 동시 측정하여 3D 형상 재구성
저항률 (Resistivity)	실리콘 기판의 전기저항 균일성	4탐침 측정기	Napson / KLA RS Series	4개 탐침을 직선으로 접촉 → 외측 2개로 전류를 흘리고, 내측 2개에서 전압을 측정 → 면저항(Rs) 산출

웨이퍼 세정(Cleaning) 공정

세정 방법	원리	제거 대상	장비 제조사 · 모델
RCA Clean (SC-1)	NH₄OH + H₂O₂ + H₂O 혼합액	유기 오염물, 파티클	DNS (Screen) — SU-3200 / SU-3300 Lam Research — EOS® / DV-Prime®
RCA Clean (SC-2)	HCl + H₂O₂ + H₂O 혼합액	금속 이온 오염 (Na, Fe, Cu 등)
Megasonic Clean	~1MHz 고주파 진동을 세정액에 전달	미세 파티클 (물리적 제거)

산화 공정

Oxidation · 전공정

🛡️

비유: 스마트폰 화면에 보호필름을 붙이는 것과 같습니다. 실리콘 표면에 산화막(SiO₂)이라는 투명한 절연 보호층을 형성합니다.

웨이퍼 표면을 800~1,200°C의 고온에서 산소(O₂) 또는 수증기(H₂O)에 노출시켜 실리콘 산화막(SiO₂)을 형성합니다. 이 산화막은 반도체 전체 공정에서 핵심적인 보호·절연·방지 역할을 합니다.

건식 vs 습식 산화

구분	건식 산화 (Dry)	습식 산화 (Wet)
반응 기체	순수 O₂	O₂ + H₂O (수증기)
성장 속도	느림	빠름 (5~10배)
막 품질	높은 밀도, 좋은 전기적 특성	낮은 밀도
주 용도	게이트 산화막 (얇은 막)	필드 산화막 (두꺼운 막)

산화 공정 장비

장비 유형	방식	제조사 · 모델	특징
수직형 퍼니스 (Vertical Furnace)	웨이퍼 100~150장을 수직 보트(Boat)에 적재 → 퍼니스 내부에서 800~1200°C 고온 산화	ASM International — SONORA® Kokusai Electric — QUIXACE®	대량 배치(Batch) 처리, 균일한 산화막 성장, 전공정의 주력 산화 장비
급속 열처리 (RTO/RTP)	할로겐 램프로 웨이퍼를 1매씩 급속 가열 (수 초~수십 초)	Applied Materials — Vantage® Vulcan™	극박 게이트 산화막(~1nm)에 사용, 열 예산(Thermal Budget) 최소화

🔬

수직형 퍼니스의 원리: 석영(Quartz) 튜브 안에 웨이퍼를 수직으로 적재한 뒤, 튜브 외벽의 전기 히터로 균일하게 가열합니다. 산소(O₂) 또는 수증기(H₂O)를 주입하면 고온에서 실리콘과 반응하여 SiO₂ 막이 자연스럽게 표면에 성장합니다.

산화막 검사

검사 항목	장비	제조사 · 모델	원리
산화막 두께 · 굴절률	분광 엘립소미터 (Spectroscopic Ellipsometer)	KLA — Aleris® Nova Measurement — PRISM™	편광(Polarized) 빛을 산화막 표면에 비스듬히 조사 → 반사 후 편광 상태 변화(Ψ, Δ 각도 변화)를 측정 → Fresnel 방정식으로 두께와 굴절률을 역산
산화막 구조 프로파일	OCD (Optical CD)	Nova Measurement — PRISM™ KLA — SpectraShape™	산란계측법(Scatterometry): 패턴 구조에 광원을 조사 → 반사·산란된 스펙트럼을 이론 모델 라이브러리와 비교(Regression Fitting) → 3D 프로파일 추출

포토 공정

Photolithography · 전공정

📸

비유: 필름 카메라로 사진을 인화하는 것과 같습니다. 마스크(필름)에 그려진 회로 패턴을 빛으로 웨이퍼(인화지)에 전사합니다.

반도체 공정의 가장 핵심이자 가장 비싼 공정입니다. 회로 설계도를 실제 웨이퍼 위에 옮겨 그리는 과정으로, 이 단계의 정밀도가 반도체의 미세화 수준을 결정합니다.

SK하이닉스 관련

SK하이닉스는 2025년 메모리 업계 최초로 ASML의 High-NA EUV(EXE:5200B)를 양산 라인에 도입했습니다. 이 장비는 차세대 D램·HBM 미세화에 핵심적입니다. 포토 공정의 품질은 이후 영상응용계측기술팀이 CD(선폭)·Overlay(정렬) 계측을 통해 검증합니다.

핵심 용어

PR(Photoresist, 감광액) — 빛에 반응하여 성질이 변하는 고분자 물질. Positive PR은 빛을 받은 부분이 녹고, Negative PR은 빛을 받은 부분이 남음
마스크(Mask / Reticle) — 회로 패턴이 그려진 석영 판. 최신 반도체는 수십 장의 마스크 필요
CD(Critical Dimension) — 패턴의 실제 선폭. 설계값과 실제 측정값의 차이가 수율에 직결
Overlay — 여러 층의 패턴이 정확히 겹쳐지는 정도. nm 단위의 정밀 정렬 필요

PR 도포 — 스핀 코팅과 Edge Bead

스핀 코팅(Spin Coating)은 PR 도포의 가장 주류인 방법입니다. 웨이퍼 중앙에 감광액을 떨어뜨린 뒤 고속 회전(1,000~6,000 rpm)하여 원심력으로 균일한 얇은 막을 형성합니다. 이 과정은 코터/디벨로퍼 통합 장비인 트랙(Track) 내에서 자동으로 수행됩니다.

PR 도포 장비	제조사 · 모델	특징
코터/디벨로퍼 트랙	TEL — CLEAN TRACK LITHIUS Pro™ Z SCREEN — SOKUDO DUO™	PR 도포, 베이크, 현상을 한 장비 내에서 순차 처리. 노광기(스캐너)와 직접 인라인 연결

Edge Bead 현상과 EBR 기술

스핀 코팅 시 웨이퍼 가장자리(Edge)에서는 원심력과 표면장력의 균형이 깨지면서 PR이 두껍게 쌓이는 현상이 발생합니다. 이를 Edge Bead(엣지 비드)라고 합니다.

제어 기술:
• EBR (Edge Bead Removal) — 스핀 중 웨이퍼 가장자리에 솔벤트를 분사(노즐)하여 두꺼운 PR을 화학적으로 녹여 제거
• WEE (Wafer Edge Exposure) — 웨이퍼 가장자리만 별도로 UV 노광 → 이후 현상 단계에서 자연스럽게 제거
• BSR (Backside Rinse) — 웨이퍼 뒷면으로 PR이 돌아가는 것을 방지하기 위해 뒷면에 솔벤트를 분사

EBR을 하지 않으면 마스크와의 접촉 불량, 오토포커스 오류, 후속 장비 오염의 원인이 됩니다.

해상도 공식 — Rayleigh Criterion

핵심 공식

CD = k₁ × λ / NA

• CD (Critical Dimension): 해상 가능한 최소 선폭 (패턴 크기)
• λ (파장): 노광 광원의 파장. 짧을수록 미세 패턴 가능
• NA (Numerical Aperture, 개구수): 렌즈의 집광 능력. NA = n × sinθ (n: 매질 굴절률, θ: 렌즈의 최대 수광 반각)
• k₁ (공정 상수): PR, 마스크, 조명 조건 등에 따른 보정 계수 (이론 한계 0.25, 실제 양산 0.27~0.40)

DUV vs EUV vs High-NA EUV 해상도 비교

항목	DUV (ArF Immersion)	EUV	High-NA EUV
파장 (λ)	193 nm	13.5 nm	13.5 nm
NA	1.35 (물 Immersion)	0.33	0.55
k₁	~0.27 (RET 적용)	~0.33	~0.33
해상도 (CD)	~38 nm	~13 nm	~8 nm
노광 장비	ASML TWINSCAN NXT:2100i	ASML TWINSCAN NXE:3800E	ASML TWINSCAN EXE:5200

결론: 해상도를 높이려면 파장을 줄이거나(DUV→EUV), NA를 키우거나(0.33→0.55), k₁을 낮추는(공정 고도화) 세 가지 방법밖에 없습니다.

DUV vs EUV — PR · Dose · 현상 비교

항목	DUV (193nm)	EUV (13.5nm)
PR 종류	CAR (Chemically Amplified Resist, 화학증폭형)	MOR (Metal Oxide Resist, 금속산화물 레지스트) 또는 EUV용 CAR
PR 두께	수백 nm (100~300nm)	~30–50nm (매우 얇음)
광자 에너지	6.4 eV (낮음)	92 eV (매우 높음)
Dose (노광량)	~20–40 mJ/cm²	~30–80 mJ/cm² (광자 수가 적어 더 높은 Dose 필요할 수 있음)
반응 메커니즘	광자 → PAG에서 산(Acid) 생성 → 산이 폴리머 탈보호 촉매(증폭)	광자 → 직접 이온화 → 2차 전자 폭포 → 리간드 해리·금속 교차결합
주요 이슈	산(Acid) 확산에 의한 블러(Blur), 해상도 한계	Shot Noise (광자 수 부족으로 인한 통계적 변동), LER(Line Edge Roughness)
PR 공급사	JSR, TOK, 금호석유화학	Inpria(MOR), JSR, 동진쎄미켐

RLS 트릴레마 (Resolution · LWR · Sensitivity)

EUV 리소그래피에서는 해상도(R), 선폭 거칠기(L, LWR), 감도(S, Dose) 세 가지를 동시에 만족시킬 수 없는 트릴레마가 존재합니다.
감도를 올려(Dose를 낮추면) 처리속도는 빠르지만 Shot Noise가 커져 LWR이 나빠지고, 반대로 Dose를 높이면 LWR은 좋지만 처리속도가 느려집니다/

현상(Development) 방식 차이

항목	DUV (CAR 기반)	EUV (MOR / CAR)
현상 방식	Positive Tone Development (PTD)	Negative Tone Development (NTD) 채택 증가
현상액	TMAH 수용액 (Tetramethylammonium Hydroxide, 2.38%)	PTD: TMAH / NTD: 유기 용매 (n-Butyl Acetate 등)
원리	빛 받은 영역의 폴리머가 TMAH에 녹음 → 패턴 생성	NTD: 빛 받은 영역이 경화되어 남고, 빛 안 받은 영역이 유기 용매에 녹음

포토 공정 검사 (ADI — After Develop Inspection)

검사 항목	장비	제조사 · 모델	원리
CD 측정 (선폭 계측)	CD-SEM	Hitachi High-Tech — CG7300 Applied Materials — VeritySEM 10	저에너지 전자빔(~1keV)으로 패턴 표면을 주사 → 2차 전자 신호의 명암(회색조) 프로파일을 분석 → 서브나노미터 정밀도로 선폭 측정
Overlay 측정 (정렬 정밀도)	광학 Overlay Metrology	ASML — YieldStar 500 KLA — Archer™ 800	특수 설계된 정렬 마크(Target)에 파장 가변 광원을 조사 → 상하 레이어 마크의 위치 오차를 nm 이하 정밀도로 측정
매크로 결함 검사	Macro Inspection	KLA — 8 Series (8935)	웨이퍼 전면을 고속 촬영 → 코팅 불균일, PR 빠짐, 스크래치 등 대형 결함을 자동 검출

식각 공정

Etching · 전공정

🪵

비유: 조각가가 나무에서 불필요한 부분을 깎아내 원하는 형상을 만드는 것과 같습니다. 포토 공정에서 그려진 패턴 외의 부분을 선택적으로 제거합니다.

포토 공정으로 감광액 패턴이 형성된 후, 그 패턴을 "마스크"로 삼아 아래쪽 물질을 선택적으로 제거합니다. 식각이 끝나면 남아 있는 감광액도 제거(Strip)하여 최종 패턴을 완성합니다.

건식 vs 습식 식각

구분	건식 식각 (Dry Etching)	습식 식각 (Wet Etching)
방법	플라즈마·반응성 가스·이온	화학 용액(불산 HF 등)
방향성	이방성 (수직으로 깎임)	등방성 (모든 방향 동일 식각)
미세 패턴	적합 (nm 단위 정밀 제어)	부적합 (언더컷 발생)
주 용도	현대 반도체의 주류 공정	세정, 희생층 제거 등 보조
장비	RIE, ICP, CCP 등	화학 용액 배스

EUV / DUV 패터닝 후 식각 차이

항목	DUV 패턴 식각	EUV 패턴 식각
PR 두께	100~300nm (두꺼움)	~30–50nm (매우 얇음)
식각 마스크	PR 자체가 마스크 역할 가능한 경우 다수	PR이 너무 얇아 추가 하드마스크(HM) 층 필수
식각 난이도	상대적으로 확립된 공정	MOR의 금속 잔류물 제거, 초박 PR 변형 방지 등 새로운 난관
핵심 기술	RIE, ICP 기반 건식 식각	ALE(Atomic Layer Etching) 중요성 급증 — 원자 단위 정밀 제어 필요

식각 장비 상세

식각 유형	제조사	모델	특징
도체(Conductor) 식각	Lam Research	Kiyo® / Sense.i®	게이트, 금속 패턴 등 전도체 식각. CD 균일성과 프로파일 제어에 특화
유전체(Dielectric) 식각	Lam Research	Flex® / Sense.i®	절연막(SiO₂, SiN 등) 식각. HAR(High Aspect Ratio) 3D NAND 홀 식각에 핵심
다목적 플라즈마 식각	TEL (Tokyo Electron)	Tactras™	최대 6챔버 클러스터 구성, 마스크/유전체/BEOL 식각 등 범용 플랫폼
도체/유전체 범용	Applied Materials	Centura® Sym3™	선택비(Selectivity)와 균일성 최적화, 로직·메모리 양산에 사용

식각 후 검사 (AEI — After Etch Inspection)

검사 항목	장비	제조사 · 모델	원리
식각 후 CD 측정	CD-SEM	Hitachi — CG7300 Applied Materials — VeritySEM 10	저에너지 전자빔으로 식각된 패턴을 주사 → 2차 전자 프로파일 분석 → 식각 후 최종 선폭(CD) 확인
식각 프로파일 3D 계측	OCD (Optical CD)	Nova Measurement — PRISM™ KLA — SpectraShape™	패턴에 광(Broadband)을 조사 → 반사·산란 스펙트럼을 이론 모델 라이브러리와 비교(Regression Fitting) → 측벽 각도, 높이, 폭 등 3D 프로파일 추출
식각 잔류물 결함 검사	Patterned Wafer Inspector	KLA — 39xx Series / Puma™ 9980i	다이 대 다이(Die-to-Die) 비교 방식 — 동일 패턴의 인접 다이 이미지를 비교하여 차이가 나는 부분을 결함으로 자동 검출

계측과의 연결

식각 후에는 반드시 CD-SEM(선폭 측정)과 OCD(Optical CD, 광학 계측)로 식각 프로파일을 검사합니다. "설계대로 깎였는지"를 확인하는 것이 영상응용계측기술팀의 핵심 업무 중 하나입니다.

증착 · 이온주입

Deposition & Ion Implantation · 전공정

🎂

비유: 증착은 케이크 위에 크림을 바르는 것(원하는 물질의 막을 쌓기), 이온주입은 케이크에 시럽을 스며들게 하는 것(불순물을 주입해 전기적 특성 부여)입니다.

증착 (Deposition)

웨이퍼 위에 원하는 물질의 얇은 막(Thin Film)을 형성하는 공정입니다. 절연막, 도체막, 반도체막 등 다양한 막을 쌓습니다.

방법	원리	특징	용도
CVD (Chemical Vapor Deposition)	반응 기체들의 화학 반응으로 막 형성	균일성 좋음, 대량 생산 적합	절연막, 질화막 등 대부분의 막
PVD (Physical Vapor Deposition)	스퍼터링 등 물리적 방법으로 증착	금속막에 적합, 방향성 있음	금속 배선, Barrier Metal
ALD (Atomic Layer Deposition)	반응 기체를 교대로 주입하여 원자 한 층씩 쌓기	최고의 정밀도와 균일성	게이트 절연막, 3D NAND Gap-fill
PE-CVD (Plasma Enhanced CVD)	플라즈마로 저온에서 CVD 수행	저온 공정 가능 (300~400°C)	후공정 절연막, 보호막

SK하이닉스 JD 연결 — Diffusion 공정

JD에서 본 "Diffusion 공정" 직무가 바로 이 증착 분야입니다. 특히 ALD 공정 전문가를 찾고 있었는데, ALD는 차세대 DRAM/NAND의 새로운 물질(OSC, 2차원 물질 등)을 복잡한 3D 구조에 적용하는 핵심 기술입니다.

이온주입 (Ion Implantation)

순수 실리콘은 전류가 잘 흐르지 않습니다. 불순물(Dopant)을 주입하여 전기적 특성을 부여하는 공정입니다.

도핑 종류	불순물	효과	생성물
n형 도핑	인(P), 비소(As)	자유 전자 추가	n형 반도체 (전자가 다수 캐리어)
p형 도핑	붕소(B)	정공(hole) 생성	p형 반도체 (정공이 다수 캐리어)

n형과 p형을 조합하면 PN 접합 → 다이오드 → 트랜지스터 → IC로 발전합니다. 이것이 반도체의 핵심 원리입니다.

얇은 막(Thin Film)을 왜 쌓는가?

증착의 목적 — 다양한 역할의 막

• 절연막 — 회로 층 사이를 전기적으로 격리 (SiO₂, Low-k 유전체)
• 전도막 — 트랜지스터 게이트 전극, 배선용 금속 시드(Cu, W)
• 보호막/패시베이션 — 완성된 칩을 외부 환경(습기, 화학물질)으로부터 보호
• 식각 마스크(Hard Mask) — PR 대신 식각 시 아래층을 보호하는 내구성 높은 막
• 확산 방지막(Barrier) — 구리가 실리콘으로 확산되는 것을 차단 (TaN, TiN)
• 게이트 산화물 — 트랜지스터 스위칭의 핵심인 극박 절연 게이트 (HfO₂ 등 High-k)

증착 장비 상세

증착 방식	제조사	모델	특징
CVD	Applied Materials Lam Research TEL	Producer® VECTOR® TMX™	반응 가스의 화학 반응으로 막 형성. 대량 생산 주력
ALD	ASM International TEL	Pulsar® NT333™	반응 가스를 교대 주입 → 원자 1층씩 초정밀 적층
PVD (Sputter)	Applied Materials	Endura® Volta™	금속 타겟에 이온 충돌 → 튕겨 나온 원자가 웨이퍼에 증착. Barrier/Seed 층
PE-CVD	Applied Materials	Producer® SE	플라즈마로 저온(300~400°C)에서 CVD 수행. 후공정 절연막에 적합

증착 검사

검사 항목	장비	제조사 · 모델	원리
박막 두께 · 굴절률	분광 엘립소미터	KLA — Aleris® Nova Measurement — PRISM™	편광 빛을 박막 표면에 조사 → 반사 후 편광 상태 변화(Ψ, Δ)를 측정 → Fresnel 방정식으로 두께와 굴절률을 역산
조성 분석	XRF / XPS	Rigaku — TXRF (XRF) Thermo Fisher — K-Alpha (XPS)	X선을 조사하여 방출되는 형광/광전자의 에너지로 원소 조성과 결합 상태를 비파괴 분석

이온주입 장비 상세

유형	제조사	모델	특징
고전류/중전류	Applied Materials	VIISta® 시리즈	고용량 도핑(소스/드레인), 웰(Well) 형성. 업계 점유율 1위
고에너지	Axcelis Technologies	Purion® H / Purion XE	심층 웰(Deep Well), 레트로그레이드 도핑에 사용

이온주입 검사

검사 항목	장비	제조사 · 모델	원리
면저항(Rs) · 도핑 균일성	비접촉 광열 측정 (Therma-Wave)	KLA — Therma-Probe® (TP630XP)	레이저 펌프빔으로 웨이퍼 표면을 가열 → 도핑 농도에 따른 광열 반사율 변화를 프로브빔으로 비접촉 측정 → 면저항 매핑
깊이 방향 도핑 프로파일	SIMS (Secondary Ion Mass Spectrometry)	CAMECA — IMS 7f-Auto (확인 불가한 최신 모델도 존재)	1차 이온빔으로 표면을 깎아가며 튀어나오는 2차 이온의 질량을 분석 → 깊이 방향 불순물 농도 분포를 ppb 수준으로 측정 (파괴 검사)

금속 배선 공정

Metallization · 전공정

🏗️

비유: 건물에 전기 배선을 깔고 콘센트를 연결하는 것과 같습니다. 만들어진 트랜지스터들을 금속선으로 연결해 실제 회로를 완성합니다.

이전 공정까지 만들어진 개별 소자(트랜지스터, 커패시터 등)를 금속 배선으로 연결하여 설계된 회로가 동작하도록 만드는 공정입니다. 현대 반도체는 10층 이상의 다층 배선 구조를 사용합니다.

과거의 방식(알루미늄) vs 현대의 역발상(구리 다마신)

"미리 패턴(틀)을 만들어 두고, 그 패턴 사이에 금속을 증착해서 채워 넣는다?" — 정확하게 알고 계십니다! 그것이 바로 현대 반도체 배선의 심장인 '다마신(Damascene) 공정'입니다.

과거의 정공법 (식각 방식, Subtractive): 과거에는 알루미늄(Al)을 웨이퍼 전체에 두껍게 덮은 뒤, 포토 공정으로 선을 그리고 불필요한 알루미늄을 깎아내서(식각) 전선 모양을 만들었습니다.
한계 봉착: 반도체가 미세해지면서 알루미늄 대신 전기 저항이 40% 이상 낮은 구리(Cu)를 써야만 했습니다. 그런데 구리는 가스로 반응시켜 날려버리는 전형적인 건식 식각(Dry Etching)이 화학적으로 불가능에 가까웠습니다.
역발상 해결책 (다마신 방식): 금속인 구리를 깎지 못한다면, 깎기 쉬운 절연막(산화막)을 먼저 깎은 뒤에 구리를 채우기로 생각의 틀을 바꿨습니다.
① 절연막을 식각하여 텅 빈 배선 길(트렌치) 모양의 틀을 팝니다.
② 그 빈 패턴들 사이로 구리 금속을 넘치도록 들이부어 증착합니다 (전해도금).
③ 표면 위로 넘쳐흐른 불필요한 구리를 화학/기계적 연마(CMP)로 판판하게 통째로 갈아버립니다.
결과적으로 미리 파놓은 패턴(틀) 사이사이에만 금속이 예쁘게 남아 끊기지 않는 거대한 회로가 됩니다.

심화: 수십 nm의 좁은 틈에 금속이 골고루 막힘없이 들어갈 수 있나요?

매우 날카로운 질문입니다! 패턴(틀)이 수십 나노미터(nm)라면 금속 선폭도 수십 나노미터 크기에 맞춰 형성됩니다. 만약 쇳물 같은 액체 금속을 물리적으로 들이붓는다면 강력한 표면장력 때문에 좁은 구멍 입구가 먼저 붙어 막혀버리고, 내부에 커다란 빈 공간(Void, 기포)이 생기는 대참사가 벌어집니다.

비결은 물리적 쇳물이 아닌 '전기화학 용액(ECD)'과 '마법의 화학 첨가제'입니다:
현대 공정에서는 금속을 용광로에서 녹이지 않습니다. 대신 상온의 구리 이온(Cu²⁺) 수용액 속에 웨이퍼를 담그고 전기를 흘려보내 이온 상태의 구리를 원자 단위로 환원시켜 바닥에 달라붙게 만듭니다.

이때 핵심 기술은 용액에 섞는 일급 기밀 수준의 '유기물 첨가제(가속제, 억제제)'입니다. 좁은 트렌치의 맨 윗부분 입구 쪽에는 억제제(Suppressor)가 달라붙어 구리가 쌓이는 속도를 확 늦추고, 구멍의 깊은 바닥 쪽에는 가속제(Accelerator)가 몰려 구리를 폭발적으로 성장시킵니다.
결과적으로 구리가 밑바닥부터 위로 스멀스멀 차오르는 바텀업 필링(Bottom-up Filling / Superfilling) 현상이 일어나, 빈 공간(Void)이나 이음새(Seam) 단 하나 없이 수 nm~수십 nm의 극도로 비좁은 틈을 완벽하게 꽉 채워냅니다.

핵심 기술

다마신 공정(Damascene) — 위 박스에서 설명된 절연막 홈 파기 → 구리 채우기 → CMP 연마 방식. 청동기 시대 다마스커스 지역의 금속 상감 기법에서 유래된 이름입니다.
Barrier Metal (방지막) — 구리 원자는 실리콘 사이로 매우 쉽게 침투하여 반도체를 망가뜨립니다. 이를 막기 위해 트렌치 안에 구리를 붓기 전, 얇은 장벽(TaN 등)을 선행 코팅합니다.
CMP(Chemical Mechanical Polishing) — 찰흙을 틀에 붓고 윗면을 자로 쫙 긁어 내 평탄하게 만들듯, 표면 위로 튀어나온 넘친 구리를 완벽하게 갈아내서 각 배선들이 서로 쇼트(Short, 단락)되지 않게 만듭니다.

배선 공정 장비 상세

공정 단계	제조사	모델	원리 · 특징
Barrier/Seed 증착 (PVD)	Applied Materials	Endura® Volta™	스퍼터링으로 TaN(Barrier) + Cu(Seed)를 연속 증착. 구리가 절연막으로 확산하는 것을 차단하면서 전해도금의 시작점(Seed) 역할
구리 전해도금 (ECD)	Lam Research	SABRE® 3D	전기화학적으로 구리 이온(Cu²⁺)을 환원시켜 트렌치/비아 내부를 구리로 충전. 바텀업(Bottom-up) 필링 기술로 보이드(Void) 없이 완전 충진
CMP (화학기계연마)	Applied Materials Ebara	Reflexion® LK Prime™ FREX™	슬러리(연마액)를 패드 위에 공급하면서 웨이퍼를 회전·가압 → 화학적 반응 + 기계적 연마로 여분의 구리를 제거하고 표면 평탄화

배선 공정 검사

검사 항목	장비	제조사 · 모델	원리
배선 결함 (Open/Short)	전자빔 검사 (E-beam Inspection)	KLA — eSL10™ Applied Materials — PROVision®	전자빔을 웨이퍼에 조사 → 정상 배선과 결함 배선의 표면 전위(Voltage Contrast) 차이를 검출. Open 결함은 충전 상태가 다르고, Short 결함은 전위가 균일해지는 원리
패턴 결함 (광학 검사)	Patterned Wafer Inspector (Bright Field)	KLA — Puma™ 9980i	고해상도 광학 이미지를 다이 대 다이(Die-to-Die) 비교하여 배선 빠짐, 브릿지, 잔류물 등을 자동 검출
CMP 후 평탄도 계측	웨이퍼 평탄도 계측기	Onto Innovation — NSX 시리즈	레이저 반사 방식으로 CMP 후 웨이퍼 표면의 미세 단차(Step Height)와 디싱(Dishing)/에로전(Erosion)을 나노미터 정밀도로 측정

EDS 테스트

Electrical Die Sorting · 전공정

🔍

비유: 공장에서 완성품을 출하하기 전 품질 검수를 하는 것과 같습니다. 웨이퍼 상태에서 각 칩이 정상인지 하나하나 테스트합니다.

프로브 카드(Probe Card)라는 장비의 미세한 탐침이 웨이퍼 위의 각 칩(다이)에 직접 접촉하여 전기 신호를 보내고 반응을 측정합니다.

EDS 단계

Pre-laser Test — 기본 동작 확인 (오픈/쇼트 테스트)
Repair(수선) — 불량 셀을 예비 셀(Redundancy)로 교체. DRAM에서 특히 중요
Post-laser Test — 수선 후 재테스트
Speed Sort — 동작 속도별로 등급 분류
Inking — 불량 칩에 표시 → 패키징에서 제외

수율 (Yield)

$$\text{수율} = \frac{\text{양품 칩 수}}{\text{총 칩 수}} \times 100\%$$
수율은 반도체 회사의 수익성을 직접 결정합니다. 수율 1% 향상은 수백~수천억 원의 이익 차이를 만들 수 있습니다. 수율을 높이기 위해 클린룸 청정도, 공정 장비 정확도, 계측 정밀도 등 모든 요소가 최적화되어야 합니다.

패키징

Packaging · 후공정

📦

비유: 정밀하게 만들어진 시계 무브먼트를 케이스에 넣고 밀봉하여 완제품으로 만드는 것과 같습니다. 칩을 외부 환경으로부터 보호하고 전기적으로 연결합니다.

HBM 패키징이 중요한 이유

HBM은 DRAM 다이를 8~16층 수직 적층하고 TSV로 연결해야 합니다. 이 과정에서 미세한 정렬 오차나 접합 불량이 발생하면 전체 스택이 불량이 됩니다. SK하이닉스의 MR-MUF 기술은 범프를 한 번에 녹여 칩을 이으면서 보호재를 씌우는 독자 기술로, HBM 경쟁력의 핵심입니다.

2026년 조직개편에서 HBM 패키징 수율·품질 전담 조직이 별도로 신설된 것도 이 때문입니다.

🔎

파티클 · 패턴 결함 검사

Particle & Pattern Defect Inspection · 전공정 공통

🧹

비유: 정밀한 시계를 조립하는 도중 먼지 한 알이 톱니바퀴 사이에 끼면 전체가 멈추는 것과 같습니다. 반도체 공정에서 파티클 하나가 수율 손실의 원인이 됩니다.

파티클(Particle) 결함이란?

공정 중 발생하는 미세 먼지, 공정 부산물, 장비 마모 입자 등이 웨이퍼 표면에 떨어진 것을 말합니다. 파티클이 패턴 위에 존재하면:

단선(Open) — 배선이 끊어짐
단락(Short/Bridge) — 인접 배선이 연결됨
패턴 변형 — 포토/식각 시 원래 설계와 다른 모양 형성

한 개의 "킬러 파티클"이 칩 1개를 통째로 불량으로 만들 수 있기 때문에, 클린룸의 청정도 관리와 결함 검사가 수율에 직결됩니다.

패턴 결함(Pattern Defect)이란?

파티클 외에도 공정 자체의 불량으로 발생하는 결함들을 통칭합니다:

브릿지(Bridge) — 인접 패턴이 연결된 결함
미싱(Missing) — 패턴이 빠져 있는 결함
CD 편차 — 선폭이 설계값에서 벗어난 경우
콜랩스(Collapse) — 미세 패턴이 쓰러지는 현상 (높은 종횡비 + 표면장력 문제)

결함 검사 방법과 장비

검사 방식	원리	장비 제조사 · 모델	주요 검출 대상
Bright Field (BF) 광학 검사	패턴에 정반사광을 수집하여 고해상도 이미지 촬영 → 다이 대 다이(Die-to-Die) 비교 → 차이를 결함으로 판별	KLA — 39xx Series (3925/3950) KLA — Puma™ 9980i	미세 패턴 결함, 브릿지, 미싱 패턴, CD 편차 등 패터닝 관련 결함
Dark Field (DF) 광학 검사	정반사광은 차단하고 산란광만 수집 → 파티클이나 표면 결함에서 강한 산란 발생	KLA — Surfscan SP7XP (무패턴) KLA — 29xx Series (패턴)	파티클, 스크래치, 표면 거칠기 등 물리적 이물 결함
전자빔 (e-beam) 검사	전자빔을 조사 → 전기적 결함(Open/Short)에 따른 표면 전위 차이(Voltage Contrast)를 검출	KLA — eSL10™ Applied Materials — PROVision®	광학으로 보이지 않는 전기적 결함, 서브 표면(Sub-surface) 결함

Die-to-Die 비교 원리

웨이퍼 위에는 동일한 칩(Die)이 수백~수천 개 반복 배치되어 있습니다. 검사 장비는 인접한 다이의 같은 위치를 촬영한 뒤 픽셀 단위로 비교(Image Subtraction)합니다. 정상적인 패턴은 동일하므로 차이가 0이 되고, 결함이 있는 부분만 차이값이 발생하여 자동 검출됩니다.

💡

심화: nm 단위 한계 돌파 계측 기술

Advanced Metrology Deep Dive

1. 300mm 웨이퍼의 모든 면적을 다 검사하는가?

아닙니다. 하루에 수천 장씩 쏟아지는 웨이퍼 전체를 수 nm 해상도로 찍으려면 처리량(Throughput)이 절대적으로 감당되지 않습니다. 따라서 엄격한 샘플링(Sampling) 전략을 사용합니다.

Wafer Sampling: 25장 묶음(Lot) 중 1~2장만 추출하여 측정합니다.
Die Sampling: 한 웨이퍼 내에서도 중앙, 모서리, 중간 지대 등 약 5~20곳의 특정 Die(칩)만 선정해 검사합니다.
Scribe Line Target: 가장 중요한 점은 실제 칩 내부(In-die)의 복잡한 회로 모양을 직접 재는 경우는 드물다는 것입니다 (최근 하이엔드 공정에서 늘어나는 추세이긴 함). 주로 칩과 칩 사이를 자르는 틈인 스크라이브 라인(Scribe Line)에 계측만을 위한 큰 바둑판 무늬나 격자 모양의 'Metrology Target'을 따로 그려놓고, 이 타겟만을 검사하여 칩 내부의 상태를 대변하는 방식으로 진행합니다.

2. 수 nm를 어떻게 비파괴로 관측하는가?

빛(수백 nm 파장)의 회절 한계를 뚫고 수 nm의 미세 구조를 비파괴로 파악하기 위해 '산란계측법(Scatterometry)'과 '회절 비대칭성' 기술을 이용합니다.

CD / 3D 프로파일 — OCD (Optical CD) 산란계측법

CD-SEM도 훌륭하지만, 전자빔 자체가 가냘픈 EUV 감광액(PR)을 수축(Shrinkage)시켜 손상시키는 문제가 큽니다.
OCD(Optical CD)는 빛을 쏩니다. 빛은 패턴을 전자현미경처럼 선명한 그림으로 구분하지는 못하지만, 패턴의 형태·높이·폭에 따라 빛이 난반사(Scattering)되는 고유의 '스펙트럼 지문'을 띄게 됩니다.
계측기 내부 컴퓨터에는 RCWA(Rigorous Coupled-Wave Analysis)라는 전자기장 수학 모델을 통해 수만 가지 패턴 쪼가리 형태별 예상 스펙트럼 라이브러리가 저장되어 있습니다. 실제 반사된 빛의 스펙트럼과 이 라이브러리를 빠르게 머신러닝/피팅(Regression Fitting)시켜 이 패턴의 프로파일이 파괴 없이 수 nm 단위로 역산되는 원리입니다.

오버레이 (Overlay) — IBO와 DBO

IBO(Image Based Overlay): 수 마이크로미터(µm) 크기의 아주 큰 박스 모양 타겟을 위층과 아래층에 각각 현상해두고, 카메라(광학현미경)로 그 큰 박스들의 중심점 간격 차이를 측정하여 nm급 오차를 계산합니다.
DBO(Diffraction Based Overlay): 더 미세한 계측을 위해 회절을 이용합니다. 위아래 층에 빗살무늬(Grating) 격자를 설계하고 빛을 쏘면, 두 층이 완벽히 정렬되지 않고 단 1nm만 어긋나 있어도 좌우로 튕겨 나가는 회절광의 세기(Intensity)가 비대칭적으로 변합니다. 빛의 성질(비대칭성)을 역산하여 nm 단위의 오버레이 오차를 잡아냅니다.

3. 이런 계측 시스템 의존도가 가장 높은 공정은?

이러한 비파괴 광학 계측(OCD, DBO 등)의 필요성은 포토 공정 현상 직후 (ADI - After Develop Inspection) 단계에서 가장 극에 달합니다.

이유: 현상을 막 마친 감광액(PR) 패턴은 젤리 같은 유기물이라 물리화학적으로 매우 취약합니다. 특히 EUV PR은 극도로 얇고 민감하여 전자빔(CD-SEM)을 조금만 쬐어도 폭이 쪼그라듭니다 (Resist Shrinkage).
따라서 패턴을 영구적으로 훼손하지 않고 정확한 CD와 3D 형상, Overlay를 다음 공정(식각)으로 넘기기 전에 확인하려면 광학 기반의 산란계측 기술이 절대적으로 필요합니다.

반면, 식각 후 검사(AEI) 단계는 패턴이 이미 단단한 실리콘이나 금속 물질로 전사(Transfer)되었기 때문에 전자빔 손상 걱정이 덜해 CD-SEM을 적극 사용합니다. 하지만 이때는 홀이 너무 깊고 좁아져(예: 3D NAND의 수백 단 채널 홀) 전자빔이 바닥까지 닿지 못하는 새로운 문제에 봉착하며, 이를 위해 초고에너지 X선을 이용한 계측 등 새로운 시도가 이루어지고 있습니다.

영상응용계측기술과 8대 공정의 연결

지원하시는 기반기술센터 영상응용계측기술 직무는 8대 공정 중 전공정 전반(2~7번)에 걸쳐 관여합니다. 각 공정 단계가 끝날 때마다 영상 기반 계측·검사를 수행합니다.

Wafer/Die 단위 구조계측(CD/Overlay)과 불량검출의 공정별 투입 시점

공정 단계	투입 시점	구조계측 (CD/Overlay)	불량검출 (Defect Inspection)	사용 장비 (대표)
산화 공정 후	산화막 형성 직후	산화막 두께 계측	파티클 검사	엘립소미터(KLA Aleris) / Surfscan SP7XP
포토 공정 후 (현상 직후)	ADI (After Develop Inspection)	CD 측정 (CD-SEM: Hitachi CG7300) Overlay 측정 (ASML YieldStar / KLA Archer)	PR 패턴 결함 검사 (KLA 8 Series, 39xx)	CD-SEM, Overlay Tool, 매크로 검사기
식각 공정 후	AEI (After Etch Inspection)	CD 측정 (CD-SEM) OCD — 식각 프로파일 3D 계측	식각 잔류물, 패턴 결함 검사 (KLA Puma 9980i)	CD-SEM, OCD(Nova PRISM / KLA SpectraShape), BF Inspector
증착 공정 후	박막 형성 직후	박막 두께 · 균일성 계측	파티클 검사, 박막 결함 검사	엘립소미터(KLA Aleris / Nova PRISM) / Surfscan
이온주입 후	도핑 직후	면저항(Rs) 균일성 매핑	—	KLA Therma-Probe TP630XP
CMP 후 (배선 공정)	평탄화 직후	단차(Step Height) 계측	스크래치, 디싱 결함 검사	Onto Innovation NSX / KLA Surfscan
배선 공정 후	금속 배선 완성 후	배선 CD 계측	Open/Short 전자빔 검사 패턴 광학 검사	KLA eSL10(e-beam) / Puma 9980i(BF)

핵심 정리

CD/Overlay 구조계측은 주로 포토 공정 직후(ADI)와 식각 공정 직후(AEI)에 집중 투입됩니다. 이 두 시점이 패턴 형성의 핵심이기 때문입니다.

불량검출(Defect Inspection)은 전 공정에 걸쳐 수행되지만, 특히 식각 후, 증착 후, CMP 후에 집중됩니다. 이 단계들에서 파티클 및 공정 결함이 가장 빈번하게 발생하기 때문입니다.

본인 경험의 OpenCV 영상처리, 계측 장비 한계 극복 알고리즘, YOLO 기반 검출 등은 이 과정에서 직접적으로 활용됩니다.